

# המסלול הבטוח להצלחה!


ניתן לקבל מימון למסלול באמצעות חברת כלל מימון

**LOGTEL**  
Computer Communications

**FPGA**Xpert

## המסלול הבטוח להצלחה

את האוניברסיטאות מסיימים מהנדסים מוכשרים אך ללא ההכנה הספציפית הנדרשת להשתלבות בשוק העבודה, לכן נוצר מחסור בתחום בתעשייה. חברת לוגטל, המכשירה מזה שנים מהנדסי FPGA לחברות המובילות בארץ, זיהתה מחסור זה ובנתה את **FPGA Xpert המסלול הבטוח להצלחה** בתחום פיתוח של FPGA. מסלול ייחודי זה נבנה תוך מטרה להקנות חשיפה מלאה לפיתוח מההיבטים העיקריים של צורכי התעשייה וכדי לגשר באופן היעיל ביותר בין הלימודים האקדמיים לבין צורכי התעשייה. המסלול הקפדני מציע לימוד מעשי של מתודולוגיות פיתוח הכולל שפת הגדרת חומרה, סקירת כלי EDA, תהליך פיתוח FPGA ונגיעה בנושאים ובהיבטים החשובים בתהליך ועוד.



## לימוד מקיף תוך תרגול מעשי – הגשר בין האקדמיה לתעשייה

**בקורס זה תלמד הרבה מעבר לשפות חומרה!**

הקורס בנוי במתכונת של 120 שעות לימוד ותרגול (ועוד 16 שעות בונוס) שיכללו את הנושאים הרלוונטיים ביותר למהנדסי FPGA: שפת HDL, ארכיטקטורות FPGA, נושאים יסודיים ומקיפים בפיתוח FPGA, הכרת כלים בשימוש בתעשייה ופרויקט לאורך כל הקורס ברמת התעשייה שיכלול ליווי צמוד של המנחה.

- תלמד ארכיטקטורות FPGA, שעונים, תהליכי פיתוח, תהליכי וריפיקציה, עבודה מעשית על כרטיסי חומרה ועוד ...
- תקבל ערכת עבודה הכוללת כרטיס עם FPGA לשימושך האישי גם מחוץ לשעות הקורס ולאחריו
- כל החומר הנלמד הוא ברמה הגבוהה ביותר, ברור, קריא עם דוגמאות לרוב

## למי מיועד הקורס?

### למהנדסים

- העובדים בחברות ורוצים לשדרג את עצמם לתפקידי פיתוח יוקרתיים
- הרוצים לעשות הסבה לתחום ה-FPGA ויש להם רקע בתכן דיגיטלי

### לחברות

- הרוצות לשדרג את הרמה המקצועית של מהנדסי FPGA ע"י השקעה מינימאלית אשר תחזיר עצמה תוך זמן קצר
- הרוצות להכשיר מהנדסים חדשים מבלי "להכביד" על המהנדסים העמוסים במערכת

### בנוסף

- תישקל מועמדותם של הנדסאים מצטיינים או בעלי רקע וניסיון בתחום

לפרטים ורישום:

אריה גלר

03-9247780 שלוחה 207  
arie@logtel.com

**בונוס!**




**FPGA Xpert**

**לימוד מקיף תוך תרגול מעשי – הגשר בין האקדמיה לתעשייה**

**FPGA Xpert, המסלול הבטוח להצלחה, יקנה לך את הכלים להצלחה**

**בקורס נתמקד בנושאים המרכזיים הבאים:**

- לימוד של שפת תיאור חומרה: VHDL/Verilog – במשך 36 שעות נלמד את מבנה השפה בצורה יסודית ומעמיקה, נלמד כתיבה נכונה ויעילה, כל זאת תוך מימוש במעבדות מעשיות
- FPGA Design – לחלק זה הקצנו 52 שעות שבהן נלמד את המבנה הפנימי של הרכיבים, כיצד ניתן להשתמש במשאבים השונים של הרכיבים, כיצד לקרוא דוחות בצורה נכונה, הממשק בין הרכיב לכרטיס, השיקולים בעריכת כרטיס ועוד...
- הבנת מבנה שעונים פנימי בתוך ה – FPGA
- הבנת מורכבות תזמונים והדרך להתמודד עימם
- יכולת קריאה והבנה של דוחות זמנים של הכלים השונים והבנת צווארי הבקבוק של התכנון, וכיצד ניתן לשפר תזמונים ו/או מיקום על הרכיב
- הבנה מעמיקה של הארכיטקטורה הפנימית של רכיבי FPGA
- כלי פיתוח – לחלק זה הקצנו 12 שעות שבהם הסטודנט ייחשף לכלים שונים וילמד כיצד ניתן להשתמש בהם בצורה נכונה כדי לקבל ביצועים מיטביים. לימוד של כלי פיתוח נפוצים בארץ כמו: Synplicity, Precision, ISE, Quartos, Modelsim ועוד...
- פרויקט מעשי – הפרויקט יהיה ברמה של התעשייה ומנחה מטעמינו ילווה את הסטודנט לכל אורך הפרויקט



**למה LOGTEL להדרכת FPGA המסלול הבטוח להצלחה?**

**חברת לוגטל מובילה היום בארץ בהדרכות בתחום ה – FPGA.**

החברה העבירה בשנים האחרונות אלפי ימי מודרך במגוון נושאים הקשורים ישירות לתכן FPGA, למהנדסי הפיתוח של החברות המובילות בתעשיות הטלקום, הצבא והביטחון, הרפואה ועוד. המרצים הם מן השורה הראשונה בארץ, בעלי ניסיון עשיר ביותר בתעשייה המקומית והעולמית. לחברה "קבלות" של אלפי מהנדסים מרוצים אשר עברו ועוברים הכשרות ע"י מיטב המרצים. מערכי וחומרי ההדרכה עדכניים ביותר, מקיפים, ברורים ועם דוגמאות לרוב. אנו דוגלים בלימוד עיוני לצד תרגול מעשי כך שהחומר לא יישאר "באוויר".

קורס מתקדם בן יומיים לפי בחירה, Advanced Verilog/VHDL למימוש עד שישה חודשים מסיום המסלול (שווי של כ – 2,500 ₪)

**למי מיועד הקורס?**

**למהנדסים**

- העובדים בחברות ורוצים לשדרג את עצמם לתפקידי פיתוח ויקרתיים
- הרוצים לעשות הסבה לתחום ה – FPGA ויש להם רקע בתכן דיגיטלי

**לחברות**

- הרוצות לשדרג את הרמה המקצועית של מהנדסי FPGA ע"י השקעה מינימאלית אשר תחזיר עצמה תוך זמן קצר
- הרוצות להכשיר מהנדסים חדשים מבלי "להכביד" על המהנדסים העמוסים במערכת

**בנוסף**

- תישקל מועמדותם של הנדסאים מצטיינים או בעלי רקע וניסיון בתחום

**לפרטים ורישום:**

**אריה גלר**

03-9247780 שלוחה 207

arie@logtel.com

	נושא ותכולה	שעות
# 1 <b>Digital Design</b>	<b>Design Digital Foundation</b> הקדמה ועקרונות התכנון הדיגיטלי Designing with programmable logic Synchronous design techniques Using HDLs VHDL/Verilog  <b>Design Methodologies</b> Top Down Design Signals and Variables Packages Coding for Synthesis Test benches Technology Specific Code	8
<b>Project</b>	<b>Project Kickoff, explaining and choosing project subjects per teams of two. Distributing FPGA boards, board per attendee</b>	4
# 2 <b>VHDL/Verilog</b>	<b>HDL for Designers</b> VHDL/Verilog Language Concepts Introduction to Testbenches Signal and Data Types Operators and Expressions Concurrent and Sequential Statements Controlled Operation Statements Finite State Machines Behavioral to RTL Coding	36
<b>Project</b>	<b>Project architectures presented by students</b>	4
# 3 <b>EDA</b>	הכרת כלי פיתוח ותפעולם Modelsim/Aldec/VCS Synplicity/Precision/Vendor Tools Xilinx ISE/Quartus Altera ChipScope/Signaltap/Identify	12
# 4 <b>FPGA Design</b>	<b>FPGA for Designers</b> Basic FPGA Architecture HDL Synthesis Synchronous Design Techniques-details and labs . Reading Reports Global Timing Constrains Clock Tree Designing with FPGA Resources Designing Clock Resources Basics of DSP Slice within a Chip FPGA Design Techniques Synthesis Techniques Achieving Timing Closure Reading Timing Reports Path-Specific Timing Constraints Power Estimation  <b>Board Design and Signal Integrity</b> Board Development Process Signal Integrity for High Speed Board Design Verification of Board Design	52
<b>Project</b>	<b>Projects presented by Students</b>	4

קורס מתקדם בן יומיים לפי בחירה, Advanced Verilog/VHDL, למימוש עד שישה חודשים מסיום המסלול (שווי של כ - 2,500 ₪)

### למי מיועד הקורס?

#### למהנדסים

- העובדים בחברות ורוצים לשדרג את עצמם לתפקידי פיתוח יוקרתיים
- הרוצים לעשות הסבה לתחום ה - FPGA ויש להם רקע בתכנן דיגיטלי

#### לחברות

- הרוצות לשדרג את הרמה המקצועית של מהנדסי FPGA ע"י השקעה מינימאלית אשר תחזיר עצמה תוך זמן קצר

- הרוצות להכשיר מהנדסים חדשים מבלי "להכביד" על המהנדסים העמוסים במערכת

#### בנוסף

- תישקל מועמדותם של הנדסאים מצטיינים או בעלי רקע וניסיון בתחום

לפרטים ורישום:

אריה גלר

03-9247780 שלוחה 207

arie@logtel.com